---------------------------------------- ----------------------------------------
view counter
Newsletter n° : 123 du 24/01/2011

Illustration

L’éditeur de solutions de conception électronique va plus loin dans la vérification d’ASIC et FPGA. Le logiciel supporte la nouvelle norme Accellera Universal Verification Methodology (UVM) 1.0 et ses nouvelles fonctionnalités (plus de 600) élargissent ses capacités de devérification guidée par métriques (MDV). 

Avec la nouvelle version de la technologie Incisive de Cadence, les ingénieurs en vérification peuvent fusionner les données de couverture provenant des moteurs d’analyse formelle et de simulation dans le cadre d’un plan de vérification unifié. D’autres fonctionnalités élargissent le champ d’action de la vérification, dont la prise en charge des technologies améliorées en matière de corruption basse consommation et de simulation d’isolation, ainsi que l’automatisation de la combinaison et du mixage des technologies de simulation et des technologies formelles.

Les articles des newsletters

view counter